高數值孔徑極紫外光（High NA EUV）技術正從先進邏輯晶片跨入記憶體製造。Samsung Electronics今（8）日宣布擴大與艾司摩爾（ASML，NASDAQ：ASML）的策略合作，計畫於2028年前將High NA EUV導入未來DRAM大量製造，並以業界首度在DRAM量產採用這項技術為目標。
除了布局DRAM，Samsung也將加入下一代12吋High NA EUV光罩產業倡議，與ASML及其他產業夥伴共同開發光罩技術和支援基礎設施。這也是繼台積電、Intel後，又一家主要晶片製造商表態參與大尺寸High NA EUV光罩布局。
High NA從邏輯晶片跨進DRAM
Samsung指出，High NA EUV具備更高解析能力，可望延長DRAM製程微縮路線，並藉由減少複雜圖形所需的製程步驟，達到簡化製程及提高效率的效果。
過去High NA EUV的產業導入進度主要集中在先進邏輯晶片。Intel已在Intel 18A特定製程層使用High NA EUV，台積電則有意自2030年起，在先進製程量產中導入ASML的High NA技術。Samsung此次把目標鎖定DRAM，代表High NA EUV的應用範圍將進一步延伸至先進記憶體製造。
不過，Samsung尚未公布將率先導入High NA EUV的DRAM世代、製程節點、量產廠區、設備數量及投資金額。因此，目前只能確認公司以2028年前導入DRAM大量製造為目標，尚不能進一步推定將用於特定DRAM或HBM產品。
12吋光罩要消除拼接限制、降低成本
Samsung同時加入下一代12吋High NA EUV光罩倡議。半導體產業數十年來主要使用6吋光罩，但在High NA EUV架構下，現行光罩格式面臨曝光範圍及拼接限制。
將光罩升級至12吋後，預期可消除兩張6吋光罩進行曝光拼接的限制，進一步提高晶圓廠生產力並降低晶片製造成本，讓先進晶片業者更完整利用High NA EUV的解析能力。
Samsung表示，公司同時具備記憶體與晶圓代工製造能力，也累積先進EUV微影經驗，未來將與產業夥伴合作，開發12吋光罩所需技術及支援基礎設施。
這意味Samsung參與12吋光罩倡議，不只服務未來DRAM微縮，也可望支援先進邏輯與晶圓代工製程。不過，大尺寸光罩轉換仍涉及光罩製造、檢測、自動化搬運、EDA、材料及曝光設備等環節，需要整體產業共同建立標準。
全永鉉：AI提高整條半導體價值鏈創新需求
Samsung Electronics副會長暨執行長全永鉉（Young Hyun Jun）表示：「AI時代正在改變半導體產業，也提高整條價值鏈中技術創新的重要性。」
全永鉉指出，Samsung將透過突破性技術及產業合作，持續推進記憶體與晶圓代工等先進半導體製造，並藉由擴大與ASML合作，為下一代AI與半導體技術建立製造基礎。
ASML總裁暨執行長Christophe Fouquet則表示，Samsung多年來一直是ASML最重要的創新夥伴之一，雙方共同推進支撐現代半導體製造的相關技術。隨著產業進入AI驅動的新階段，ASML與客戶之間的緊密合作將更加重要。
三大晶片廠加入大尺寸光罩布局
隨著Samsung宣布參與，台積電、Intel與Samsung均已表態投入下一代大尺寸High NA EUV光罩生態系，但三家公司的導入階段及應用方向有所不同。
Intel已將High NA EUV用於Intel 18A特定層及部分Panther Lake產品，近期將持續利用6吋光罩及拼接技術量產，同時推動6×12吋光罩；Samsung則瞄準2028年前率先將High NA EUV導入DRAM大量製造。
台積電有意自2030年起，在先進製程量產中導入High NA技術，並與ASML規劃於2031年前建立12吋光罩試產線，2033年前讓相關微影系統全面就緒。 （相關報導： Intel High NA EUV累計處理逾100萬片晶圓！18A特定層效能不輸現行EUV，攜ASML推6×12吋光罩 ｜ 更多文章 ）
因此，Samsung下一階段的觀察重點，首先是能否在2028年前完成High NA EUV的DRAM量產導入；中長期則要觀察12吋光罩及相關基礎設施是否依照產業規劃成熟，並實際展現製程簡化、生產力提升與成本下降效益。
