當AI伺服器帶動高速運算需求持續攀升，半導體產業競爭焦點也逐漸從運算晶片延伸至高速傳輸技術。高速傳輸IC設計廠祥碩（5269）總經理林哲偉今（17）日在股東會後透露，公司正啟動新一輪技術升級計畫，除投入DSP（數位訊號處理）架構、PCIe Gen6與Gen7高速傳輸技術外，也積極布局Embedded USB、Packet Switch與Retimer等新產品線，希望進一步切入AI伺服器與高速運算基礎設施市場。
林哲偉坦言，過去祥碩最廣為市場熟知的是AMD平台南橋晶片與相關高速I/O產品，但隨著AI運算需求快速提升，公司已不再滿足於既有市場，而是希望將過去累積的高速傳輸技術延伸至更多應用領域。
「我們不會只侷限在Chipset這樣的產品，而是希望把自己的IP持續Reuse，擴大到更多市場。」
從80G走向128G 高速傳輸進入DSP時代
林哲偉指出，過去高速傳輸市場從5Gbps、10Gbps一路提升至40Gbps與80Gbps，花了將近十年時間，但AI浪潮正在大幅加快技術演進速度。
「以前從5G到80G花了十年，但現在從80G到112G、128G，可能一兩年內就要突破。」
他表示，當PCIe Gen6、Gen7及下一代高速互連技術逐漸普及後，傳統NRZ訊號架構已無法滿足需求，產業正全面轉向PAM4與DSP架構。
相較於過去訊號只有0與1兩種狀態，PAM4將訊號細分為四個層級，大幅提高頻寬效率，但也讓訊號辨識與誤差修正難度明顯增加，因此DSP技術的重要性快速提升。
「未來訊號速度越來越快，DSP會變成關鍵技術。」
PAM4測試晶片最快年底Tape-out
為了迎接下一世代高速傳輸市場，祥碩近兩年已成立專責DSP團隊，並同步在台灣與美國擴充研發能量。
林哲偉透露，公司已於今年Computex期間展示PAM3架構產品，成功完成80Gbps高速傳輸展示，而下一階段的PAM4測試晶片（Test Chip）則預計於今年底至明年初完成Tape-out。
他指出，未來PCIe Gen6以上產品幾乎都必須搭配PAM4技術，因此這項投資不只是為了新產品，更是公司未來十年的技術基礎。
此外，祥碩新聞稿也指出，採用台積電（2330）12奈米製程的PCIe Gen5與USB4 V2產品，預計將於今年下半年完成Tape-out，持續強化高速傳輸產品布局。
Embedded USB浮上檯面 搶攻先進製程新需求
除了PCIe技術之外，林哲偉也首度揭露祥碩正在布局的新方向——Embedded USB。
他表示，隨著晶片製程推進至3奈米、2奈米甚至更先進節點後，晶片內部與外部介面的電壓差異愈來愈大，傳統USB架構開始面臨限制。
因此市場開始出現Embedded USB需求，希望透過新的設計方式解決先進製程環境下的I/O連接問題。
林哲偉透露，目前祥碩已與客戶合作開發相關技術。 （相關報導： 祥碩啟動第二次轉型！林哲偉：五年內搶攻AI伺服器、機器人與高速傳輸市場 ｜ 更多文章 ）
「這也算是一種ASIC，只是把我們原本的USB IP重新利用到新的應用場景。」
