為替高數值孔徑極紫外光（High NA EUV）技術進入先進製程量產掃除雙光罩拼接限制，台積電（2330）與全球微影設備大廠艾司摩爾（ASML，NASDAQ：ASML）今（8）日宣布展開產業合作，將High NA EUV光罩由現行6吋升級至12吋。雙方目標於2031年前建立12吋光罩試產線，並於2033年前讓相關微影系統全面就緒，支援先進製程量產。
台積電並表示，有意自2030年起，在先進製程量產中導入ASML的High NA技術。隨著製程持續演進，特別是AI應用帶動電晶體架構日益複雜，台積電預期，需要採用High NA EUV曝光的光罩層數將隨之增加。
12吋光罩解決什麼痛點？擺脫兩張6吋光罩拼接限制
現行High NA EUV仍沿用6吋光罩，曝光時需要使用兩張6吋光罩進行拼接。ASML與台積電此次推動光罩尺寸升級，核心目的不只是把光罩放大，而是希望藉由12吋光罩消除雙光罩拼接限制，進一步提升微影設備與晶圓廠的生產力。
根據雙方規劃，改用12吋光罩後，除了有助提高High NA EUV曝光效率，也可望降低晶片製造成本，讓晶圓代工業者更完整發揮High NA EUV的技術優勢，改善未來世代先進晶片的成本效益。
ASML總裁暨執行長Christophe Fouquet表示，隨著元件微縮藍圖持續推進，預期High NA EUV的採用程度將逐步提升。產業初期會沿用現行6吋光罩，之後再導入12吋光罩，以進一步提高設備生產力。
Fouquet說：「讓產業能夠滿足市場對更小、更快、更節能晶片的需求。」他並指出，這項合作在初期便已獲得半導體製造商、光罩廠商及合作夥伴支持。
台積電擬2030年導入High NA 12吋光罩分階段落地
從雙方公布的時程來看，High NA EUV導入與12吋光罩轉換將分階段進行。台積電首先有意自2030年起，在先進製程量產中採用ASML的High NA技術；ASML與台積電則計畫於2031年前建立12吋光罩試產線，進行相關光罩、設備及製造流程的驗證。
到了2033年前，雙方目標是讓12吋High NA EUV微影系統全面就緒，為相關技術正式導入先進製程量產奠定基礎。換言之，台積電預計2030年開始採用High NA EUV，並不代表必須等到12吋光罩系統完全成熟；依照ASML規劃，產業初期仍會使用現行6吋光罩，後續才逐步升級至12吋。
這項轉換也不只涉及光罩尺寸。從2031年建立試產線，到2033年完成整體微影系統準備，背後需要串聯晶圓製造、曝光設備、光罩製造及相關供應鏈，共同完成設備與製程驗證。
AI推升電晶體架構複雜度 High NA曝光層數將增加
台積電認為，隨著先進製程持續推進，尤其AI應用帶動晶片電晶體架構日益複雜，未來需要使用High NA EUV曝光的光罩層數將隨之增加。當High NA EUV使用規模擴大，曝光效率、設備產能與單位晶片製造成本的重要性也會同步上升。
因此，ASML與台積電提前推動12吋光罩，可視為因應High NA EUV未來擴大量產的基礎布局，希望在曝光層數增加前，先處理雙光罩拼接及設備生產力等問題。
台積電董事長暨總裁魏哲家表示：「台積公司深信，唯有產業攜手解決複雜問題，才能開創單一企業無法獨力實現的無限可能。」
魏哲家指出，藉由匯聚產業價值鏈的專業能力，台積電期望透過持續創新降低技術門檻，讓先進解決方案得以大規模普及，持續傳遞尖端技術的價值。
High NA業者與供應商表態參與
ASML與台積電已於9月7日，在美國加州蒙特雷舉行的BACUS國際光學工程學會（SPIE）先進微影技術研討會前，正式宣布發起這項產業合作。 （相關報導： Intel High NA EUV累計處理逾100萬片晶圓！18A特定層效能不輸現行EUV，攜ASML推6×12吋光罩 ｜ 更多文章 ）
雙方表示，採用High NA EUV的企業及相關主要供應商均已表達參與意願。後續能否依規劃在2031年前完成12吋光罩試產線，並於2033年前讓微影系統全面就緒，將成為High NA EUV擴大量產效益及降低先進晶片製造成本的重要觀察指標。
