華為突然拋出「韜（τ）定律」，與「摩爾定律」互別苗頭，宣稱能在不依賴EUV光刻機的情況下，透過「邏輯摺疊」技術路徑，在2030年達到等效台積電1.4奈米的晶片水準。這個消息在科技圈炸開了鍋——支持者認為這是中國半導體自主突破的歷史性宣言，質疑者則認為這不過是在美國技術封鎖下、無路可走的旁門左道。
台灣經濟研究院產經資料庫總監、台灣亞太產業分析專業協進會院士劉佩真在《下班國際線》節目中，用城市發展比喻這場技術路線之爭。她指台積電做的，是把城市的土地不斷細分，把街道切得越來越細、房子蓋得越來越小，讓單位面積能放進更多電晶體。至於華為做的，則是因為沒辦法把街道切細，就索性把建築往天空堆——蓋摩天大樓。
華為拋出韜定律，烏凌翔解析技術革命路徑
華為5月底拋出「韜定律」概念，聲稱到2031年將生產出等同1.4奈米製程水準的晶片，消息一出立刻帶動中國晶片股上漲，也讓外界重新關注中國半導體是否找到突破美國封鎖的新路徑。尤其在EUV（極紫外光）曝光機受限、先進製程推進遭遇瓶頸之際，華為提出新名詞「韜(τ)定律」究竟是革命性創新，還是經過包裝的行銷話術，成為科技圈的熱議話題。
對於華為「韜定律」，科技力智庫執行長烏凌翔曾在《下班國際線》節目中直言，這個問題必須拆成兩個層面來看：一是技術上到底能不能做得到，二是宣傳上為何要此時大力推動。烏凌翔指出，華為、三星、英特爾都非常努力追趕台積電，原因很簡單，就是因為差距仍然存在。
EUV封鎖逼出韜定律：被迫的創新還是聰明的繞路？
對於華為韜定律，劉佩真解釋，台積電之所以能把街道切得越來越細，關鍵在於手上握有荷蘭ASML製造的EUV（極紫外光）光刻機。這台機器能以極短波長的光，在晶圓上精確蝕刻出極細的電路紋路，是推動先進製程不斷縮小的核心工具。然而，美國對中國的技術出口管制明確限制了ASML對中國的EUV銷售，導致華為根本拿不到這台設備。
在這樣的封鎖下，華為的工程師換了一個思考路徑：既然平面方向走不了，那就往立體方向堆疊。「邏輯摺疊」的核心概念，就是把晶片做成多層立體結構，透過層與層之間的連結，達到類似縮小製程的效果。劉佩真直言，這個思路在工程上確實有其創意，「非常佩服華為能在美國政策逼迫下，還能找出這樣的政治防禦晶片策略」。
三大工程死穴：良率、散熱、繞線都是難題
然而，她也指出，韜定律面臨的工程挑戰，同樣真實而嚴峻。劉佩真點出了三個核心瓶頸：
第一是良率控制：立體堆疊的製造複雜度遠高於平面製程，每多一層堆疊，良率下滑的風險就會倍增。目前華為的堆疊良率之所以能維持，很大程度上仰賴中國政府在背後補貼損失——若把這個成本結構暴露在國際市場的競爭環境下，商業可行性將大打折扣。
第二是立體繞線問題：多層堆疊意味著訊號必須在層與層之間傳遞，複雜的繞線路徑不僅增加延遲，也大幅提高訊號干擾的風險，對晶片整體效能造成難以忽視的影響。
第三則是功耗與散熱：晶片堆得越高，產生的熱量越難有效散逸，過熱問題直接限制了晶片的運算速度上限，也對系統穩定性構成威脅。
台積電當然也具備堆疊技術，但劉佩真說得直接：「台積電不需要這樣做。手上有EUV，沒有必要繞這麼遠的路。」台積電的1.4奈米製程預計2028年量產，屆時台積電的技術節點仍將領先華為所宣稱的2030年目標約三年——而且台積電到2030年絕不會停在1.4奈米原地等待，仍會持續推進下一個節點，讓差距永遠存在。
更多風傳媒深度報導：
