英特爾（Intel）積極重振晶圓代工業務，主推2奈米級的18A與14A先進製程，不只成為特斯拉執行長馬斯克的Terafab合作夥伴，也傳出已成功搶到蘋果大單、合作輝達開發新產品。對此，知名半導體分析師陸行之指出，真正幫助英特爾奪得訂單的功臣，其實並非14A等先進製程，而是以EMIB為首的先進封裝，在技術上與台積電沒有太大的差距。
陸行之在臉書發文表示，不同於18A、14A晶圓製造技術，英特爾在良率及電晶體密度上都明顯落後於台積電，他們認為，英特爾的EMIB與Foveros等先進封裝技術與台積電的差距，就沒有數代的差距。加上英特爾靠著地緣政治優勢、較高的矽利用率、較低成本等優勢，助其拿下一些代工份額。
陸行之指出，EMIB為「嵌入式多晶片互連橋接」（Embedded Multi-die Interconnect Bridge），是一種3.5D先進封裝技術，其核心在於將微小的「矽橋 （Silicon Bridge）」直接嵌入在有機基板 （Organic Substrate） 中，用於實現多個晶粒 （Die） 之間的高頻寬、高密度互聯。
陸行之說明，與台積電依賴大面積矽中介層（Silicon Interposer）的CoWoS-S不同，EMIB僅在需要連接的部位使用矽材質。EMIB技術也可用於連接多個使用Foveros Direct 3D技術建構的運算模組，在稱為EMIB 3.5D的單一封裝中整合EMIB和Foveros，可以創造彈性的異質性運算系統。
EMIB技術具有哪些優勢？
陸行之指出，EMIB技術包括5點優勢，一是「極高的成本效益」：矽利用率高達90%，遠高於傳統矽中介層Silicon Interposer的60%。在大尺寸封裝中，其成本約比CoWoS-S低30%到40%，能有效降低AI加速器的整體造價。
第二，優異的擴展性 （Scalability）：不受限於單一矽中介層的光罩尺寸限制，EMIB 能夠實現更大面積的系統級封裝 （System-on-Package），特別適合需要整合大量 HBM 的大型AI晶片。
第三，異質整合靈活性：支持混合不同製程節點的晶粒（如英特爾18A搭配他家代工的晶粒），且對於基板翹曲 （Warpage） 的控制在超大尺寸下優於全矽中介層。
第四，熱管理與電力傳輸：由於減少了矽中介層的覆蓋，熱能傳導路徑更短。最新的EMIB-T技術透過嵌入式TSV提供垂直電力傳輸，滿足次世代AI晶片的高瞬態負載需求。
第五，長期量產經驗：不同於18A、14A 晶圓製造技術，在良率及電晶體密度都明顯落後於台積電，所以很多世代的CPU都採用了台積電製造的運算晶片Compute die、繪圖晶粒Graphics Tile、I/O晶粒，但不管如何，我們不能否認最後CPU產品，還是經過英特爾穩定的EMIB、Foveros先進封裝量產技術來整合。
EMIB技術有哪些弱點？
陸行之也分析，EMIB的弱點包括「生產複雜度高」：將微小的矽橋精準嵌入有機基板需要極高的機械對準精度，這在自動化大規模生產上比傳統的晶圓級處理更具挑戰。
第二，良率缺口：目前的驗證良率雖達90%，但相較於台積電CoWoS接近98%的成熟度仍有距離。在先進封裝中，一個矽橋損壞就可能導致整顆高價值晶片報廢。
第三，佈線密度上限：雖然已能滿足多數應用，但其局部連線的佈線密度（Wiring Density）與傳輸延遲表現，在極端情況下仍略遜於全矽中介層。
第四，生態系成熟度：目前一線客戶如輝達（NVIDIA）、AMD、博通（Broadcom）早已圍繞CoWoS建立成熟的參考設計，轉向EMIB需要重新進行漫長的驗證與設計調整。
更多風傳媒獨家內幕：
