台積電技術遙遙領先！分析師卻憂「恐面臨3風險」　點名「3家台廠」是關鍵

台灣「護國神山」台積電第2季在全球晶圓代工市占率為62.3%，狠甩三星（Samsung）的11.5%市占率，更是蘋果（Apple）、輝達（NVIDIA）、高通（Qualcomm）等眾多高科技巨頭的合作夥伴，其產出的AI晶片動輒影響 CoWoS 產能，因此也讓台積電將在10月17日登場的法說會更受關注。不過，如今也有分析師指出，台積電先進封測技術向來遙遙領先，但他卻比較擔心微縮技術的發展趨緩、光刻機設備投資變貴，恐讓大客戶不願買單。

台積電產能綽綽有餘，卻仍有風險？

資深半導體產業分析師陸行之昨（7）日在粉專上PO文指出，雖然台積電明（2025）年底的 CoWoS 產能倍增有餘、將達75-80k/m，但目前除了國產設備公司「商萬精密」營收數字非常突出之外，「均豪精密」在第3季度季增12%、「志聖工業」則季減22%，因此也讓陸行之認為，CoWoS 產能尚未進一步擴增，「老實說，如果說這2家公司有接到 CoWoS 設備大單，到目前為止還真看不出來。」

至於市場看好的氣冷、水冷散熱與均熱片產業鏈，陸行之揭露，相關產業公司第3季度營收約在季增6%至12%之間、年增15%至20%之間，並未讓他感到特別驚艷。不過，陸行之也表示，在第2季度中，相關產業的毛利率確實有明顯改善，待看第3季度營業利潤率是否能更上層樓。

另外，陸行之在留言區表示，由於台積電掌控邏輯晶片製造及晶片整合架構，先進封測技術演進持續領先並沒問題，他反而更擔心「微縮」趨緩、光刻機設備投資變貴，大客戶不願買單。陸行之還指出，所幸 CoWoS 產能對台積電成本不算太貴，「要是不小心錯誤擴產被AI客戶坑，折舊攤提還是可控，但現在吃香喝辣的 CoWoS 產業鏈就會比較危險。」

CoWos 是什麼？

CoWoS（Chip-on-Wafer-on-Substrate）是一種 3D IC（積體電路）封裝技術，由台積電開發，這種技術通過將多個晶片（chip）直接安裝在單一的晶圓（wafer）上，然後再將晶圓與基板（substrate）連接起來，從而達到高效能和高密度的晶片整合，並被廣泛應用於高效能運算（HPC）、人工智慧（AI）、資料中心等領域，特別是需要大量運算資源的應用場合。

CoWoS 技術優勢：

1. 高效能整合：將多個晶片緊密集成，能大幅提升數據傳輸速率，減少延遲。2. 節省空間：垂直堆疊晶片的方式減少了封裝所需的空間。3. 提高功耗效率：由於晶片之間的距離縮短，功耗更低，有助於提升系統整體效率。4. 支持異構整合：可以在同一封裝內整合不同種類的晶片（如處理器、記憶體、I/O 晶片等），滿足多元化需求。

產能為什麼用k/m表達？

在半導體和製造業中，產能通常使用「k/m」來表示，分別代表數量單位：

1. k代表千（1000），源自於「kilo」的縮寫，這是國際通用的度量單位。1k 表示 1000 片晶圓（wafer）或產品。 （相關報導： 台積電飛速成長卻「面臨1危機」！權威分析「台灣恐跟不上」　比英特爾、SK海力士還嚴重 ｜ 更多文章 ）

2. m代表百萬（1000000），源自於「mega」的縮寫，1m 表示 100萬片晶圓或產品。

例如，如果一座晶圓廠的月產能被描述為「50k」，表示該工廠每月可以生產5萬片晶圓；而「1m」代表的就是每月1百萬片晶圓的產能。

微縮是什麼？

微縮技術（scaling technology）是指在半導體製造過程中，將晶片上元件（如晶體管、電容等）的尺寸縮小的技術，希望在不增加晶片面積的情況下，提高晶片的性能、降低功耗並增加晶體管密度。 （相關報導： 台積電飛速成長卻「面臨1危機」！權威分析「台灣恐跟不上」　比英特爾、SK海力士還嚴重 ｜ 更多文章 ）

隨著技術進步，微縮技術已發展到奈米尺度，現代半導體製程的關鍵尺寸也已縮小到7奈米、5奈米甚至3奈米級別。雖然微縮技術是推動半導體行業持續進步的關鍵，但也面臨著隨著尺寸逐漸縮小所帶來的物理和技術挑戰。

微縮技術的優勢：

1. 性能提升：隨著元件尺寸縮小，電流路徑更短，信號傳輸速度更快，從而提高晶片的整體性能。2. 降低功耗：元件變小後所需的電壓較低，可以減少功耗，這在移動設備、筆記型電腦等功耗敏感的應用中非常重要。3. 增加密度：隨著元件縮小，更多的晶體管可以被放入同樣大小的晶片中，這能提高計算能力並降低製造成本。4. 成本效益：每個晶片上的元件數量增加，單位元件的成本降低，進而提高製造效率。

延伸閱讀：台積電飛速成長卻「面臨1危機」！權威分析「台灣恐跟不上」　比英特爾、SK海力士還嚴重