環繞閘極場效電晶體(GAAFET)：未來先進製程的發展方向
大家猜猜，當閘極長度縮小到3奈米以下的時候，還有什麼辦法可以增加閘極與通道之間的接觸面積？就是閘極把電子通道完全包圍起來，如圖三(c)所示，稱為「環繞閘極場效電晶體(GAAFET：Gate All Around Field Effect Transistor)」。GAA的原理其實很簡單，就是增加閘極與電子通道的接觸面積，可以增加閘極控制效果，這麼簡單的道理，當然不會只有三星的人想到，事實上台積電、英特爾早就在發展各自的GAA，只是結構稍有不同而已。
實際上GAA遇到許多製程方面的困難，目前大家都遇到良率的問題無法量產，而且「水平式」的GAA和FinFET性能其實差異不大，必須製作「垂直式」的GAA效果才明顯，而垂直式製程極為困難，三星展出的GAA其實只是水平式的而己，還有報導說什麼三星想用GAA在3奈米彎道超車台積電，只能說不是媒體的想像力太豐富，就是三星的行銷比較厲害！台積電已經決定3奈米先用FinFET，是比較穩妥的做法。（延伸閱讀：就是他！年領2700萬美元卻耽誤Intel 7奈米製程，資深女將接手力拚AMD）
英特爾、台積電、三星製程大PK
要增加閘極與通道接觸面積也可以使用「多鰭式場效電晶體(Multi FinFET)」的結構，如圖四(b)所示，這個結構其實已經用很久了！理論上當製程節點愈小，則FinFET就愈小，而同樣含有十億個FinFET的晶片就愈小，事實上並非如此。
如表一所示，同樣是10奈米製程，由於鰭片間距、閘極間距、最小金屬間距不同，造成英特爾製作的電晶體尺寸比台積電與三星還要小，例如：圖四(c)的鰭片間距是34奈米(nm)，因此電晶體密度是英特爾：台積電：三星大約100：60：52。意思是：英特爾的10奈米製程，實際上的電晶體尺寸和台積電或三星的7奈米差不多，這就是為什麼英特爾常說大家使用製程節點來比較三家廠商的技術對他們來說不公平。
台積電、三星、英特爾先進製程進度如表二所示，2020年台積電量產5奈米製程，三星雖然也號稱量產5奈米，實際上只是7奈米的改良版，而且高通驍龍888使用三星5奈米製程發生過熱問題，耗電量甚至超過台積電的7奈米製程，雖然ARM Cortex-X核心比較耗電，但是三星的製程顯然與台積電相比仍然有不小的差距，手機產品對功耗要求嚴格，因此手機晶片客戶將會大量轉單台積電，造成台積電未來兩年訂單大爆滿，今年增加擴廠對人才需求很大，我鼓勵年輕朋友不要害怕吃苦，應該勇敢接受挑戰，利用這個機會參與這場全球半導體先進製程大戰。（延伸閱讀：急！連台積電都喊缺工 昔日熱門資訊工程科系11年來竟銳減5萬學生）
