製程超前，與英特爾拚技術
相較於三星擅長打價格戰，英特爾打的則是技術戰。商場上有這麼一句話，「當一個企業走到一個階段，前進和不動同樣具有危險。」因為往前進，投資新的7奈米、5奈米晶圓廠，動輒幾百億美元的資金，但你若不動，後面的追兵就趕上來了。
這就是英特爾目前的處境，它投資7奈米量產持續落後，再來的5奈米，還有3奈米、2奈米呢？根據媒體報導，英特爾的宿敵超微（AMD），早已提前向台積電包下7奈米與5奈米產能。所以，英特爾在製程技術上落後於台積電，也導致在設計上的優勢發揮不出來，讓超微奪走了一些市佔率。
縱然目前在技術突破上，台積電暫時領先英特爾，但以技術起家的英特爾絕不是省油的燈，台積電能否一路超前，還得突破層層關卡。
很多人不了解為什麼先進製程技術突破這麼困難？第一個困難點在於摩爾定律的發展。電晶體的閘極長度，是電晶體構造中最細小也最難製作的，通常閘極長度愈小，意謂著管控電子通過的能力也變差，要做到又小又可靠，等於是要馬兒跑，又要馬兒不吃草的兩難。
一般來說，我們也以「閘極長度」來代表半導體製程的進步程度，也是所謂的「製程線寬」。從早期的0.18微米、0.13微米，進步到90奈米、65奈米、45奈米、28奈米，到目前可以量產的最先進製程是5奈米。當閘極長度愈小、晶片就愈小、封裝以後的積體電路就愈小，最後做出來的手機也愈小。或者說，在相同的空間裡，可放置的積體電路愈多，手機的效能愈大。
我們剛剛也提到，台積電介入高階封裝，封裝為什麼會變得重要呢？因為在摩爾定律之下線寬愈來愈小，從7奈米變5奈米、3奈米變2奈米，2奈米變1奈米（1不會變0），慢慢地決勝點可能就是在封裝。
現在是一個平面封裝，要愈做愈小，平面不行就要想辦法往立體發展。簡單比喻，假設允許你蓋一百坪的房子，你可以蓋一層一百坪，但是不符效益，我們就把它疊起來，蓋成三層樓的房子，每一層有三十五坪左右，也就是同樣的面積，往立體發展。
台積電在2013年左右就已經注意到2.5D甚至3D的封裝方式了，也開始關注當摩爾定律走到極限時，還有沒有什麼其他的技術可以突破？像是記憶體的存取效率是不是也要加入？不斷投入大量的研究發展費用，讓它的製程持續領先，研發專利也持續成長。
第二個困難點是保持良率。一片晶圓做出來通常需經過五百至一千道的製程步驟，以良率是99.9%來說，做一件事情能夠做到99.9%，已經很完美了，對不對？只差了0.1%而已。但在晶圓代工的世界裡，如果五百道步驟都扣了0.1，良率只剩下40%。所以，台積電的良率都維持在80%、90%，甚至更高，這代表它在每一個步驟上都要接近完美，這很不容易，也是一個長期的挑戰，而且需要不斷投資大量的資本。
