性價比與時間性能
我們經常會聽到「性價比高」這樣的用語。在半導體事業中，性價比也是最受重視的指標。
可是最近似乎認為「時間性能」也很重要。其原因有二。
一是，社會從資本密集型轉變成知識密集型。
日本在戰後復興中是以工業立國為目標，然後因半導體技術而改以電子立國為目標。工業社會（Society3.0）與資訊社會（Society4.0）是資本密集型社會，大就是好，所以會獎勵規格化大量生產、大量消費。可是隨著對環境負荷的增大，成長的界限也很明確地會走到盡頭。
日本的高齡少子化正急速發展中。我們所嚮往的新社會是「以人為主的社會（Society5.0）」。也就是說，是大家一起貢獻出智慧的社會。
智慧會產生出價值的社會亦即知價社會，是一個活用個體的社會。訂立能永續成長的戰略，以總活躍社會為目標，就是日本的新戰略。
要做到這點，數位創新是驅動力。
因為新冠疫情感染偶然地擴大，於是加速了數位創新。數位創新從建設平台開始。此時，速度就決定了勝負。
資本密集型社會中材料是資源，而物品是價值。也就是說，從材料製作成零件，然後完成產品。其中要加入服務、設計、市場戰略等智慧，並進行社會實裝。半導體是零件。零件一定要便宜。
另一方面，知識密集型社會中數據資料是資源而智慧是價值。也就是說，用AI來分析透過IoT以及5G所收集到的數據資料，然後完成服務與解決問題。過程中會加入半導體的力量並進行社會實裝。
也就是說，製造價值的主客逆轉了，半導體的任務是轉換成更高的價值。半導體事業也必須從以往的零件事業蛻變為社會實裝事業，所以必須要有嶄新的戰略。
重視時間性能的另一個原因是，半導體從產業的糧食成了社會的基礎建設。
在資本密集型社會中，運送資源也就是材料的道路、港灣、鐵路、機場是社會基礎設施。但是在知識密集型社會中，數據資料是資源，社會基礎設施是資訊網路。而支援資訊網路的則是半導體。
做為零件的半導體事業重視性價比。電視、PC、手機這類民生用品每隔幾年就須要買新的，所以若是之後推出了性價比高的設備，消費者就會買新的。也就是說，性價比很重要。
可是通訊機器或是機器人等工業品，要十年才會買新的，所以之後即便推出了性價比高的裝備，經營者也不會買新的。結果先推出市場的裝備就會被廣泛使用。
就像這樣，在Society5.0時代的半導體事業中，時間效能就變得很重要。亦即「時間就是金錢」。時間由開發效率來決定，而效能則由電效率決定。
「後5G（Post 5G）」時代所要求的半導體
在5G中，為了能應對多樣化的服務以及使用情況，要求基地台要靈活化。也就是說，必須要透過在通用處理器將功能虛擬化或分段化，才能靈活地構築網路。
另一方面，5G之後，電波難以飛出，覆蓋範圍變小，所以要求基地台小型化。也就是說，要能用便宜的費用將許多基地台設置在都會中，就一定要縮小電力、容積和重量。通訊事業經營者的目標就是「5瓦特、5公升、5公斤」。
在小型基地台中，不會使用到大量的電力，所以不得不降低處理器的效能。為了補足不夠的效能，就需要電效率較高的硬體加速器。將搭載FPGA或ASIC的網路卡裝到處理器上，運算量大的定型化處理則交給電腦硬體。
就像這樣，即便從5G起就引進通用處理器（實際上，在4G以前是使用利用ASIC的專用硬體），決定效能與成本的關鍵還是在FPGA以及ASIC上。
我們試算了一下，在通用處理器上，將FPGA以及ASIC當作加速器來裝備時，會須要追加多少的費用、電力、容積以及量。算出來的結果統整成了表5-1。只要改變設想的條件，數值也會改變，但還是能進行相對的比較。
在電力制約下，將引出的效能用處理器、FPGA以及ASIC來進行比較，結果會是1／50：1／30：1／6，大約是1：2：8。要引出效能，ASIC是極為有效的。CPU以及FPGA的電效率很糟的原因是，需要相當多用於能夠設計程式的電路。為了讓之前的軟體也能派上用場，過往的陳年汙垢就會堆積在電路上。
可是少量生產的ASIC有個讓人擔心之處，就是成本高。自7nm以後，單是光罩的價錢就要花費十億日幣。然而若生產十萬個，價錢就會變成是處理器價錢的1／10。也就是說，處理器的利潤率就是這麼高。
近年，世界的潮流發生了改變，變成不用通用晶片而是開發出專用晶片（ASIC），其改變的原因就在於要削減電力與成本。也就是說，因為性價比高，製造ASIC的效能比較好，而且也能降低成本。
以前通訊機器製造商也很積極地在開發ASIC。1990年代時，電晶體數曾達到十萬個左右，所以在幾個月內就開發出了ASIC。可是現今，電晶體數都增加到了十億個，單只是設計就要耗時超過一年。
也就是說，集積度提高了，卻不能接受要花在設計．驗證上的時間，這就是ASIC的問題。再加上，日本持續在喪失ASIC的設計能力也成了一大問題。由於半導體產業的夕陽化而導致人才流失是很大的一個打擊。
通訊是基礎設施事業，所以事業的持續性是最重要的。擁有頻率分配的既得權益，能穩定發展業務的通訊業者，會訂好規格，讓多個供應商一同競爭。供應商在嚴峻的國際競爭中，只有少數大型廠商在M&A最後生存了下來。可是最近的潮流是為了保障經濟安全而要確保供應鏈，所以我們得要重新審視這樣的產業結構。
供應商的競爭可以說是自決定好規格後到投入市場為止，以交貨期長短來決定的。因為在通訊機器事業中，最初發售裝置的公司會占較多市占率。
時間效能在AI中也很重要。因為AI的技術進步很快，幾年前的AI已經沒人在用了。
運用電腦
我曾從通訊業者的人那裡聽到如下的說法。「雖也有商業習慣上的不同，但中國的製造商僅用了兩個月就設計出FPGA，與之相對，日本的製造商則是花了超過六個月的時間。於是我們去觀察了為什麼中國可以在兩個月就設計出來，結果發現是他們採用了人海戰術。」
日本應該採取的戰術並非人海戰術，而是充分利用電腦不透過人，也就是「No human in the loop」。
RaaS是追求時間效能，以研究開發出開發效率十倍且能量轉換效率十倍為目標。
以開發效率十倍為目標，研究開發敏捷式設計系統平台（表5-1的敏捷式3D-FPGA以及敏捷式3D-ASIC），並透過國際合作的方式，展開RISC-V等開放式架構。因為是人不介入其中，完全利用電腦的全自動設計．驗證，所以消除了發生失誤的可能性。
同時，我們要以能量轉換效率十倍為目標，來研究開發3D集積技術，透過與TSMC的合作，活用尖端CMOS。藉由堆疊晶片在同一封裝內集積，就可以大幅縮短數據資料的移動距離，大為改善能量轉換效率。
這個戰略與美國國防高等研究計劃署（DARPA）的計畫「電子復興計畫」 （Electronic Resurgence Initiative: ERI）有很多共通點。不同的是，日本擅長的點在於3D集積與組合。也就是說，日本可透過EDA×3D集積來開創出敏捷式設計系統平台。
日本的通訊業者將晶片設計外包給高通（美）、聯發科技（臺）、博通（美）以及海思半導體（中）。我們的目標就是，即便不仰賴國外的晶片設計公司，晶片使用者也能利用電腦來進行尖端晶片的設計。
作者介紹：黑田忠廣
1959年三重縣出生。東京大學畢業。歷任東之研究員、慶應義塾學教授、加州大學柏克萊分校MacKay Professor。現為東京大學研究所教授。擔任研究中心d．lab長以及技術研究組合Raas理事長。美國電機電子工程師學會以及電子情報通信學會會士。在有晶片設計領域奧林匹克大會之稱的國際研討會ISSCC中，被選為60年間發表最多論文的十名研究者之一。
本文經授權轉載自時報出版《半導體超進化論：控制世界技術的未來》
責任編輯／郭家宏
