# 邏輯摺疊  

華為半導體業務部總裁何庭波7月4日在中國科學院科技論文平台發布了「韜定律」V2版論文，揭露韜定律更多應用細節。首次依韜定律「邏輯摺疊」製造的麒麟2026晶片，將電路從平面摺成2層後，比起上代麒麟9030 Pro，電晶體密度增加55%，CPU核心頻率從2.75 GHz上升為3.1 GHz，提升13%。在同等效能下，麒麟2026功耗還大降41%，有顯著省電效果。......

華為突然拋出「韜（τ）定律」，與「摩爾定律」互別苗頭，宣稱能在不依賴EUV光刻機的情況下，透過「邏輯摺疊」技術路徑，在2031年達到等效台積電1.4奈米的晶片水準。這個消息在科技圈炸開了鍋——支持者認為這是中國半導體自主突破的歷史性宣言，質疑者則認為這不過是在美國技術封鎖下、無路可走的旁門左道。台灣經濟研究院產經資料庫總監、台灣亞太產業分析專業協進會院士劉佩......

華為5月底拋出「韜定律」概念，聲稱到2031年將生產出等同1.4奈米製程水準的晶片，消息一出立刻帶動中國晶片股上漲，也讓外界重新關注中國半導體是否找到突破美國封鎖的新路徑。尤其在EUV（極紫外光）曝光機受限、先進製程推進遭遇瓶頸之際，華為此時提出新名詞「韜(τ)定律」究竟是革命性創新，還是經過包裝的行銷話術？對此，科技力智庫執行長烏凌翔在6月13日播出的《下......

正當全球科技大咖雲集台北國際電腦展（COMPUTEX）之際，華為在上海提出「韜（τ）定律」，要用「時間縮微」替代「幾何縮微」，作為未來半導體發展的核心路徑。一石激起千層浪，在全球半導體界投下震撼彈——究竟，這只是中國爭奪科技敘事權，還是真有挑戰台積電的科技實力？國運豪賭，科技博弈戰中國千方百計追求科技自主，硬是不買輝達（英偉達）的H200晶片。「中國刺客」D......

華為上週在一個研討會表示，經過多年努力之後，半導體技術已經突破，到2031年，將可以製造出1.4奈米等級的高端晶片。 他們使用的是邏輯摺疊（Logic Folding）技術，稱為「韜定律」，傳統晶片架構是將邏輯電路平鋪在二維平面上，而「邏輯摺疊」則是將電路結構進行「立體摺疊」或多層堆疊。這是大外宣？還是真有其事？點擊此處，VVIP獨享完整內容 全球......

「2026國際電路與系統研討會」25日在上海舉行，華為公司董事、半導體業務部總裁何庭波發表題為《半導體新路徑探索與實踐》的主題演講，對外宣布華為將憑藉「韜（τ）定律」，在2031年打造出電晶體密度達到1.4奈米製程同等水準的高階晶片。何庭波表示，在過去6年的探索實踐中，華為公司設計並量產了381款遵循韜定律的晶片。即將於2026年秋季面世的麒麟晶片，更進一步......